

Informe Medidas Eléctricas

Tomás Vidal (69854/4)

2 de Agosto 2025



UNIVERSIDAD
NACIONAL
DE LA PLATA

1. Problema 1

El sistema dado se simuló considerando 4 fuentes para cada fase, una fuente para la señal y otras 3 para los armónicos. Los cables son equivalentes a resistores en serie.




Figure 1: Circuito en LTSpice completo




Figure 2: Tensiones en el circuito dado

La corriente del neutro y parámetros similares se pueden obtener en la simulación, a continuación se ve como efectivamente hay una alta corriente en el neutro.




Figure 3: Corriente del neutro

Se identificó que el problema de la corriente en el neutro ($36A_{RMS}$) que es debido al tercer armónico. Esto se verificó quitando cada armónico individualmente, como se muestra a continuación en las capturas.




Figure 4: Simulación sin el tercer armónico

Como se puede ver, sólo cuando se remueven los armónicos se elimina la corriente en el neutro. Una posible solución es simplemente eliminar el neutro.

Para calcular la potencia activa, aparente y factor de potencia, se emplearon las directivas de LTSpice, que permiten efectuar cálculos basados en las simulaciones.

```
Se emplean directivas para calcular la potencia activa, la potencia aparente y coseno de phi:

Ejlo empezar a integrar y calcular a partir de los 5 segundos, para asegurarme que
estoy en un régimen permanente.

.param t1=5 t2=10

Cálculo de la potencia activa
.meas P_avg AVG V(va)*I(R7) FROM t1 TO t2
.meas P_avg2 AVG V(vb)*I(R8) FROM t1 TO t2
.meas P_avg3 AVG V(vc)*I(R9) FROM t1 TO t2

.meas P_total PARAM P_avg + P_avg2 + P_avg3

Cálculo de las tensiones RMS (se puede hacer click en el gráfico, pero
asi ya quedan calculadas de una)

.meas Vrms_a RMS V(va) FROM t1 TO t2
.meas Irms_a RMS I(R7) FROM t1 TO t2
.meas Vrms_b RMS V(vb) FROM t1 TO t2
.meas Irms_b RMS I(R8) FROM t1 TO t2
.meas Vrms_c RMS V(vc) FROM t1 TO t2
.meas Irms_c RMS I(R9) FROM t1 TO t2

.meas Vrms_avg PARAM (Vrms_a + Vrms_b + Vrms_c)/3
.meas Irms_avg PARAM (Irms_a + Irms_b + Irms_c)/3

Potencia aparente
.meas S PARAM 3*Vrms_avg*Irms_avg

Factor de potencia
.meas PF PARAM P_total / S
```

Figure 5: Directivas del LTSpice

Parámetro	Valor
P_R	12012W
P_S	12012W
P_T	12012W
P_{Total}	36038W
U_R	205V
U_S	205V
U_T	205V
I_R	80A
I_S	80A
I_T	80A
S	49646VA
FP	0.73

Table 1: Parámetros pedidos en el ejercicio

También se analizó la corriente a través de los capacitores en las cargas, haciendo que se varíe el valor de los mismos en un 30%, esto afecta al valor de potencia; además se puede observar como a por los mismos la corriente está compuesta y podenderada en por los armónicos, cuando se compensa para el valor de 50Hz y la inductancia de 5.5mH




Figure 6: Corrientes en el capacitor

Capacidad [F]	FP
500p	0.8379
100u	0.8576
470u	0.8969
1000u	0.708

Table 2: Factor de potencia para varios valores del capacitor

La mejor compensación que se logró fue con una capacidad de 150uF, esto se consiguió a partir de simular iterando valores de la misma capacidad con la directiva “.STEP PARAM Ccompensado varios valores”. Inicialmente se hizo el

cálculo para compensar la reactancia inductiva de 5.5mH a 50Hz y esto resultó en 1.84uF, pero el factor de potencia empeoró, por lo que se concluye que el efecto de la inductancia serie de 350uH y los armónicos son significativos y hacen que los cálculos analíticos no sean sencillos.

2. Problema 2

Se armó en LTSpice el circuito dado en el problema, para el cual se calcularon con las siguientes directivas, el valor de la distorsión armónica total para el caso cuando no se tiene el capacitor, y para el cual en el que sí se tiene, para esto se considera un circuito en el que sólo se tienen las fuentes con los armónicos, y otro en el que se tienen todas las fuentes.




Figure 7: Circuito dado




Figure 8: Circuito con sólo los armónicos

```
.MEAS VA_RMS RMS V(VA1) FROM T1 TO T2
.MEAS VB_RMS RMS V(VB1) FROM T1 TO T2
.MEAS VA_RMS_ARMONICOS RMS V(VA3) FROM T1 TO T2
.MEAS VB_RMS_ARMONICOS RMS V(VB3) FROM T1 TO T2

.MEAS THD_SIN_CAP PARAM VA_RMS_ARMONICOS/VA_RMS
.MEAS THD_CON_CAP PARAM VB_RMS_ARMONICOS/VA_RMS
```

Figure 9: Directivas de empleadas

Además se corrobora que no se supere la corriente máxima (que efectivamente no lo hace), y eficaz por el capacitor:




Figure 10: Corrientes en el capacitor

También se inspecciona la potencia máxima y media sobre el capacitor:




Figure 11: Potencia en el capacitor

Corriente Máxima	Corriente RMS	Potencia Máxima	Potencia Media
5.06A	2.75A	261.35W	76.64mW

Table 3: Corriente y potencia del capacitor

3. Problema 3

Se armaron los siguientes circuitos para poder hacer las mediciones pertinentes para los diferentes valores de R




Figure 12: Circuito en LTSpice




Figure 13: tension media con R=100Ω




Figure 14: tension media con R=1kΩ




Figure 15: tensión media con R=10kΩ

Resistencia [Ω]	Tensión media [V]
100	3.9163
1k	7.878
10k	9.1312

Table 4: Tensión del capacitor para diferentes valores de R

4. Problema 4

Se hicieron varios circuitos para poder resolver el problema dado. El uno de los circuitos es con diodos “reales” (tiene alinealidades), otro con diodos “ideales” (sin alinealidades) y otro donde se iteran valores del valor efectivo de la fuente para ver cuando se cumple el error de las alinealidades menor al 5%.

Con los datos provistos para el problema, se puede calcular la resistencia multiplicadora, pero debido a las imperfecciones de los diodos no se llega al valor deseado, por lo que se iteraron valores de la resistencia hasta llegar al valor deseado, que resultó en $R_m = 3907,5\Omega$ aproximadamente. Con esta resistencia R_m en serie a los 50Ω se puede verificar en la simulación que la corriente máxima se alcanza perfectamente, satisfaciendo las condiciones requeridas.




Figure 16: Circuito con diodos ideales




Figure 17: Circuito con diodos ideales

	Diodos “reales”	Diodos “ideales”
Corriente (mA)	1,001	1,1309

Table 5: Corrientes en la resistencia de 50Ω

Luego se iteraron valores de tensión eficaz en la entrada, considerando que la sinusoide tiene $V\sqrt{2}$ (donde V es en Volts eficaces), y se midió la tensión eficaz a la salida, y haciendo el cálculo del error ($e = \frac{V_{entrada} - V_{salida}}{V_{entrada}}$), en la siguiente tabla se observan los resultados.




Figure 18: Circuito empleado para calcular mínimo error de alinealidad

Entrada [V_{ef}]	Salida [V_{ef}]	Error [%]
23.8546	22.6796	4.9952
25.8482	24.6165	4.5906
27.8358	26.6415	4.2898
29.8243	28.6234	4.0268
31.8105	30.6029	3.7961

Table 6: Error debido a la alinealidad de los diodos variando la
tensión de entrada

Por lo que se concluye que para una entrada mayor a $23.84V_{ef}$
se tiene un error menor al 5% que era lo que se buscaba.